基于异构FPGA的卷积网络加速器

摘要

基于神经网络的方法计算量通常十分庞大,限制方法在嵌入式场景领域的应用.为了解决这一问题,文中提出基于异构现场可编程门阵列的卷积网络加速器.采用滑动窗并行加速卷积计算过程,可同时处理不同输入、输出通道的卷积过程.同时结合网络量化过程进行8 bit定点加速器设计,降低计算资源的使用.实验表明,文中定点加速器运算速度较快,功耗较小,算法性能损失较小.

关键词

卷积神经网络现场可编程门阵列(FPGA) 加速器并行化定点化 Convolutional Neural Network Field Programmable Gate Array(FPGA) Accelerator Parallelism Fixed-Point