采用改进自举开关的12 bit 40 MS/s流水线ADC

作者：景鑫; 庄奕琪; 汤华莲; 戴力

来源：Huazhong Keji Daxue Xuebao (Ziran Kexue Ban)/Journal of Huazhong University of Science and Technology (Natural Science Edition), 2013, (08): 30.

• 模数转换器
• 流水线
• 自举开关
• 低电压
• 采样保持
• 互补金属氧化物半导体(CMOS) analog-to-digital convert (ADC)
• pipeline
• bootstrapped switch
• low voltage
• sample-and-hold
• complementary metal oxide semiconductor (CMOS)

设计了一种用于分时长期演进(TD-LTE)系统基带信号处理的12bit40MS/s无校准的流水线模数转换器(ADC).在采样保持前端设计了一种改进的栅压自举开关,有效减少了电路的非线性失真,提高了开关的线性度.设计的ADC采用全2.5bit/级架构,利用级电路缩减技术满足面积与功耗要求.芯片基于130nmCMOS(互补金属氧化物半导体)工艺流片验证,电源电压1.2V.实测整个ADC,最大INL(积分非线性)和DNL(微分非线性)误差分别为1.48LSB(最低有效位)和0.48LSB.动态特性测试结果表明:在40MS/s采样频率、-1dBFS(满度相对电平)、4.3MHz正弦输入下,设计的模数转换器信噪失真比(SNDR)达到63.55dB,无杂散动态范围(SFDR)达到76.37dB.整个ADC在40MS/s全速工作时功耗48mW,芯片面积(包含Pad)为3.1mm×1.4mm.

• 单位
  西安电子科技大学