用于加解密流程控制的协处理器

作者：王剑非; 马德; 黄凯杰; 陈亮; 黄凯; 葛海通

来源：计算机系统应用, 2013, (11): 204.

• 信息安全SoC
• 流程控制
• 指令集
• 流水线
• RSIC处理器 SoC for information security
• flow control
• instuction set
• pipeline
• RSIC CPU

本文设计与实现了一种专用于加解密流程控制的协处理器.协处理器根据特定的应用需求,自定义了一种精简的8位指令集,同时采用与SoC系统一致的32位数据位宽设计.协处理器采用三级流水线设计,数据旁路的设计解决了流水线中的数据冒险.通过与加解密算法IP联合测试仿真,验证了协处理器能够灵活地完成加解密流程控制工作.通过SM1加密实验,证明了协处理器能够提供较主处理器更好的性能,同时释放大量的主处理器资源,显著提高了SoC的性能.最后DC综合结果显示,该协处理器只占用了很小面积.

• 单位
  浙江大学; 杭州电子科技大学; 公安部第一研究所