10G EPON中面积优化的RS(255,223)解码器设计

摘要

提出了一种面积优化的RS(reed-solomon)解码器的设计方法.其运用一种改进的ME(Modified Euclide-an)算法求解关键方程模块,其它模块采用迭代结构.该方法减少了解码器中伽罗法域乘法器的使用,缩减了硬件规模.基于TSMC 90nm标准单元库的实现结果显示该文设计的解码器规模约为24000门,与同类设计相比规模最大可缩减36%.

关键词