随工艺的演进,集成电路发展已经进入超深亚微米阶段,芯片的成本、性能、功耗、信号完整性等问题将成为制约SOC芯片设计的关键问题。文章基于65GP工艺的实际项目模块级物理设计,在现超深亚微米下,对芯片的低功耗、congestion、信号完整性等后端物理设计等关键问题进行了细致研究,并提出了一些新方法和新思想,从而提高了signoff的交付质量,完成了tapeout要求。
科研之友
微信
新浪微博
Facebook
分享链接
