Summary
为能够在现场可编程门阵列(FPGA)硬件平台上实现高速高质的图像缩放,提出一种基于FPGA的边缘自适应图像缩放算法。在非边缘区域采用双线性插值算法,在边缘区域使用具有方向性的改进三次插值算法,设计算法的硬件结构和运算逻辑结构,并用Verilog语言进行描述,给出目标代码。实验结果表明,该算法可以获得边缘清晰的缩放图像,且算法的复杂度低,放大2.5倍后图像的峰值信噪比为40.76 dB。
-
Institution杭州电子科技大学