基于FPGA线性方程组的存储优化设计

摘要

将基于现场可编程门阵列(FPGA)的改进Cholesky分解应用于大规模线性方程组求解时,会出现存储资源限制和带宽瓶颈问题。为此,提出一种基于层次化存储策略和多端口分块式访问方式的解决方案。结合片内双极随机存取存储器(BRAM)与片外同步动态随机存取存储器(SDRAM),构成分层存储结构,通过片内存储复用降低存储资源需求。采用多端口分块式方式访问片外SDRAM,提高带宽并规避随机数据存取的访问延迟。测试结果表明,相对于Xeon CPU,该方案能够实现17倍~215倍的效率提升。

关键词