科研之友
微信
新浪微博
Facebook
分享链接
摘要
随着现代通信系统处理的最大数据速率的不断提高,需要高速的伪随机测试信号发生器。通过对m序列生成原理的研究,提出了一种基于FPGA的高速伪随机序列产生的方法。该方法基于m序列的采样定理和移位相加性,并行产生多组初始相位不同的m序列,最后通过模2加法器获得高速的m序列。从m序列的基本原理出发,给出了实现该高速m序列发生器的硬件设计,并用ModelSim软件对其进行仿真。实验结果表明,使用该方法实现的伪随机序列发生器,结构简单、速度快。
-
单位河海大学
