一种抑制ESD保护电路闩锁效应的版图研究

作者：柴常春; 张冰; 杨银堂; 吴晓鹏; 王婧

来源：电路与系统学报, 2013, (01): 332.

• 闩锁效应
• 静电放电
• 版图
• 独立双阱隔离 latch-up effect
• electrostatic discharge
• layout
• independent double-well isolation

针对具有低压触发特性的静电放电(electrostatic discharge,ESD)保护电路易闩锁的不足,本文结合CSMC0.6μm CMOS工艺,设计了一种可应用于ESD保护电路中的独立双阱隔离布局方案,这种方案不仅可以有效的阻断形成闩锁的CMOS器件固有纵向PNP与横向NPN晶体管的耦合,且兼容原有工艺而不增加版图面积。将此布局方案与常规保护环结构同时应用于笔者研制的具有低压快速触发特性双通路ESD保护电路中,通过流片及测试对比表明,该布局方案在不影响保护电路特性的同时,较常规保护环结构更为有效的克服了保护电路的闩锁效应,从而进一步提升了该保护电路的鲁棒性指标。本文的布局方案为次亚微米MOS ESD保护电路版图设计提供了一种新的参考依据。

• 单位
  西安电子科技大学