高效的用于CMMB的LDPC解码器设计

摘要

本文设计了高效率的支持两个码率的CMMB标准的LDPC解码器。论文采用分层修正最小和算法和存储器压缩技术减少存储器资源的使用;采用备份存储器方法,仅用很少的存储器代价,解决CMMB的LDPC码存在的存储器读写冲突;采用硬件资源复用,可以同时处理1/2码率和3/4码率,减少资源消耗。本文设计的LDPC解码器,在SMIC 0.18 m工艺下进行了综合,综合结果显示,解码器的面积8.55mm2,功耗215.4mW。

关键词

低密度奇偶校验码(LDPC) 中国移动多媒体广播(CMMB) 解码器 FPGA low density parity check(LDPC) China mobile multimedia broadcasting(CMMB) decoder FPGA